MD663B是個髙速12四位數模換算器(DAC),與任何DAC發送位的4:1多路重復使用器整合。數碼數據統計發送是可能含有片上100歐姆銷售終端機器設備電阻值的LVD。雙抽樣率(DSR)DAC使其模以所在抽樣率是鬧鐘傳輸速度的兩倍。該機器設備能夠鬧鐘可以達到5ghz,以滿足10gsps的DAC模以所在。互補原理模以所在可與50瓦所在后面銷售終端機器設備。用相位采用(相位采用)和相位采用(相位采用)區分抽樣和相位采用。供給一位IMG引腳來設定鬧鐘驅動下載DAC的占空比,以最少化原因雙向抽樣而產生的圖案4g信號。